PHOTODETECTING APPARATUS

Patent number:

JP2000310561

Publication date:

2000-11-07

Inventor:

MIZUNO SEIICHIRO

Applicant:

HAMAMATSU PHOTONICS KK

Classification:

- international:

G01J1/44; H01L31/10

- european:

G01J1/46; H01L27/146A4; H01L31/02H2; H04N5/217S;

H04N5/335

Application number: JP19990119824 19990427 **Priority number(s):** JP19990119824 19990427


Also published as:

EP1197735 (A1) WO0065317 (A1) US6757627 (B2) US2002029122 (A1)

Report a data error here

Abstract of JP2000310561

PROBLEM TO BE SOLVED: To obtain a photodetecting apparatus having an excellent S/N ratio. SOLUTION: A current signal responsive to an amount of a received light is output from a photodiode PD. An integrator 10 stores a charge in response to the signal, and outputs a voltage signal responsive to an amount of the stored charge. In a CDS circuit 20, the signal output from the integrator 10 is input to a capacitive element C21, and a charge amount responsive to a change amount of the input signal is stored in any of capacitive elements C22 and C23 selected by switch elements SW21 to SW23. In a difference calculator 30, a difference of the charge amounts stored in the elements C22 and C23 of the circuit 20 is obtained, and a voltage signal responsive to the difference is output.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-310561 (P2000-310561A)

(43)公開日 平成12年11月7日(2000.11.7)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G01J 1/44 H01L 31/10

G01J 1/44 E 2G065

H01L 31/10

5F049

審査請求 未請求 請求項の数4 OL (全 12 頁)

(21)出願番号

特願平11-119824

(71)出顧人 000236436

浜松ホトニクス株式会社

静岡県浜松市市野町1126番地の1

(22)出願日

平成11年4月27日(1999.4.27)

(72)発明者 水野 誠一郎

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(74)代理人 100088155

弁理士 長谷川 芳樹 (外2名)

Fターム(参考) 20065 AB28 BA09 BC03 BC08 BC10

BC13 BC14 BC15 BC16 BC19

BC22 BC28 CA05 CA12 DA15

DA18


5F049 MA01 NA04 NB07 RAD2 UA01

UA20

(54) 【発明の名称】 光検出装置

(57)【要約】

【課題】 S/N比が優れた光検出装置を提供する。 【解決手段】 受光した光の光量に応じた電流信号がフ ォトダイオードPDから出力され、積分回路10では、 との電流信号に応じて電荷が蓄積されて、その蓄積され た電荷の量に応じた電圧信号が出力される。CDS回路 20では、積分回路10から出力される電圧信号が容量 素子C₂,に入力し、スイッチ素子SW₂,~SW₂,により 選択された容量素子C」、およびC」、のうち何れか一方 に、その入力した電圧信号の変化量に応じた電荷量が蓄 積される。そして、差分演算回路30では、CDS回路 20の容量素子C,,およびC,,それぞれに蓄積されてい る電荷量の差分が求められ、その差分に応じた電圧信号 が出力される。





【特許請求の範囲】

【請求項1】 受光した光の光量に応じた電流信号を出 力する受光素子と、

1

前記受光素子から出力された電流信号に応じて電荷を蓄 積して、その蓄積された電荷の量に応じた電圧信号を出 力する積分回路と、

前記積分回路から出力される電圧信号を入力する入力端 と出力端との間に順に設けられた第1の容量素子および 増幅器と、前記増幅器の入出力間に並列的に設けられ容 量値が互いに等しい第2の容量素子および第3の容量素 10 子と、前記第2 および前記第3 の容量素子のうち何れか 一方を選択して前記電圧信号の変化量に応じた電荷量を 蓄積させるスイッチ手段と、を有するCDS回路と、 前記CDS回路の前記第2 および前記第3の容量素子そ

れぞれに蓄積されている電荷量の差分を求め、その差分 に応じた電圧信号を出力する差分演算回路と、

を備えることを特徴とする光検出装置。

【請求項2】 前記積分回路、前記CDS回路および前 記差分演算回路それぞれの動作を制御するタイミング制 る投光手段とともに用いられる光検出装置であって、 前記タイミング制御回路は、

前記投光手段により前記被写体に前記スポット光が投光 されている第1の期間に、前記受光素子が当該スポット 光成分および背景光成分を受光したときに前記積分回路 が出力した電圧信号の変化量に基づいて第1の電荷量を 前記CDS回路の第2の容量素子に蓄積させ、

前記投光手段により前記被写体に前記スポット光が投光 されていない第2の期間に、前記受光素子が前記背景光 成分を受光したときに前記積分回路が出力した電圧信号 の変化量に基づいて第2の電荷量を前記CDS回路の第 3の容量素子に蓄積させ、

前記第1および前記第2の期間の後の第3の期間に、前 記CDS回路の前記第2および前記第3の容量素子それ ぞれに蓄積されている電荷量の差分を前記差分演算回路 に演算させて、その差分に応じた電圧信号を前記差分演 算回路から出力させる、

ことを特徴とする請求項1記載の光検出装置。

【請求項3】 前記受光素子、前記積分回路、前記CD S回路および前記差分演算回路をN組(N≥2)備え、 N個の前記差分演算回路それぞれに対応して設けられ、 各差分演算回路から出力される電圧信号を保持して出力 するN個のホールド回路と、

N個の前記ホールド回路それぞれから出力される電圧信 号を順次に入力し、その電圧信号をデジタル信号に変換 して、そのデジタル信号を出力するA/D変換回路と、 を更に備えることを特徴とする請求項1記載の光検出装 置。

【請求項4】 N個の前記差分演算回路または前記ホー ルド回路それぞれから出力される電圧信号の最大値を検 50 は、出力されるデジタル信号の分解能は悪くなる。

出する最大値検出回路を更に備え、

前記A/D変換回路は前記最大値検出回路により検出さ れた最大値に基づいてA/D変換レンジを設定する、 ことを特徴とする請求項3記載の光検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、受光索子に入射す る光のうち背景光成分を除去して信号光成分のみを検出 する光検出装置に関するものである。

[0002]

【従来の技術】光検出装置は、1以上の受光素子を有し ており、各受光素子が出力した電流信号を積分回路によ り積分して、その積分結果である電圧信号を出力する。 また、光検出装置によっては、アナログ信号である上記 電圧信号をデジタル信号に変換(A/D変換)して、と のデジタル信号を出力するものもある。もし、このA/ D変換の際に電圧信号が所定値を越える場合には、その 電圧信号に基づいてA/D変換され出力されるデジタル 信号は、その所定値に対応する値となって飽和し、その 御回路を更に備え、被写体に向けてスポット光を投光す 20 結果、正確な光検出ができないという問題点がある。そ とで、従来では、上記電圧信号の予想される最大値また はそれ以上の値を上記所定値として設定することによ り、上記のような飽和が起こらないようにしていた。ま た、対数圧縮等のテクニックを用いてダイナミックレン ジを拡げる場合もあった。

> 【0003】また、光検出装置は、例えばカメラに組み 込まれるバッシブ測距装置に用いられている。この測距 装置では、発光ダイオード等の投光手段から被写体に投 光されたスポット光の反射を2つの光検出装置それぞれ により撮像し、撮像された2つの像に基づいて測距が行 われる。このとき、スポット光成分(信号光成分)を撮 像する際には背景光成分も重畳されて撮像されることか ら、スポット光が投光されていないときに2つの光検出 装置それぞれにより背景光成分のみを撮像して、両者の 差分をとることでスポット光成分のみの像を得て、測距 精度の向上を図っている。

[0004]

【発明が解決しようとする課題】しかし、従来の光検出 装置における積分回路では、積分回路の要素回路である 増幅器が有する熱雑音等の各積分動作毎に異なる値の雑 音成分に対して対策を施していないことから、ノイズ誤 差が生じる可能性がある。したがって、との各積分動作 毎に異なるノイズ成分により、受光素子が受光する光の 光量すなわち上記電圧信号の値が小さい場合には、光検 出のS/N比は悪い。

【0005】また、従来の光検出装置におけるA/D変 換では、飽和が起こらないようにするために上記所定値 として大きな値を設定することから、受光素子が受光す る光の光量すなわち上記電圧信号の値が小さい場合に

20

【0006】さらに、光検出装置が測距装置に用いられ る場合のように、スポット光成分および背景光成分の撮 像結果から背景光成分の撮像結果を差し引くことにより スポット光成分のみの像を得る場合には、以下のような 問題点がある。すなわち、スポット光成分に比べて背景 光成分が大きい場合には、その背景光成分が重畳された スポット光成分を受光したときの上記電圧信号が非常に 大きくなり、それ故、飽和が起こらないようにするため に上記所定値として更に大きな値を設定する必要があ る。したがって、差し引いた結果として得られるスポッ ト光成分に基づいて出力されるデジタル信号は分解能が 更に悪くなる。

【0007】以上のように、従来の光検出装置ではS/ N比が悪く、また、A/D変換する場合には出力される デジタル信号の分解能が悪い。そとで、本発明は、上記 問題点を解消する為になされたものであり、S/N比が 優れた光検出装置を提供することを目的とする。また、 A/D変換する場合に、受光量が大きくても飽和すると となく、受光量が小さくても分解能が優れた光検出装置 を提供することを目的とする。

[0008]

【課題を解決するための手段】本発明に係る光検出装置 は、(1) 受光した光の光量に応じた電流信号を出力する 受光素子と、(2) 受光素子から出力された電流信号に応 じて電荷を蓄積して、その蓄積された電荷の量に応じた 電圧信号を出力する積分回路と、(3) 積分回路から出力 される電圧信号を入力する入力端と出力端との間に順に 設けられた第1の容量素子および増幅器と、増幅器の入 出力間に並列的に設けられ容量値が互いに等しい第2の 容量素子および第3の容量素子と、第2および第3の容 量素子のうち何れか一方を選択して電圧信号の変化量に 応じた電荷量を蓄積させるスイッチ手段と、を有するC DS回路と、(4) CDS回路の第2および第3の容量素 子それぞれに蓄積されている電荷量の差分を求め、その 差分に応じた電圧信号を出力する差分演算回路と、を備 えることを特徴とする。

【0009】この光検出装置によれば、受光した光の光 量に応じた電流信号が受光素子から出力され、積分回路 では、受光素子から出力された電流信号に応じて電荷が 蓄積されて、その蓄積された電荷の量に応じた電圧信号 が出力される。CDS(相関二重サンプリング、Correl ated Double Sampling) 回路では、積分回路から出力さ れる電圧信号が第1の容量素子に入力し、スイッチ手段 により選択された第2および第3の容量素子のうち何れ か一方に、その入力した電圧信号の変化量に応じた電荷 量が蓄積される。そして、差分演算回路では、CDS回 路の第2および第3の容量素子それぞれに蓄積されてい る電荷量の差分が求められ、その差分に応じた電圧信号 が出力される。

路、CDS回路および差分演算回路それぞれの動作を制 御するタイミング制御回路を更に備え、被写体に向けて スポット光を投光する投光手段とともに用いられる光検 出装置であって、タイミング制御回路は、(1) 投光手段 により被写体にスポット光が投光されている第1の期間 に、受光素子が当該スポット光成分および背景光成分を 受光したときに積分回路が出力した電圧信号の変化量に 基づいて、第1の電荷量をCDS回路の第2の容量素子 に蓄積させ、(2) 投光手段により被写体にスポット光が 投光されていない第2の期間に、受光素子が背景光成分 を受光したときに積分回路が出力した電圧信号の変化量 に基づいて、第2の電荷量をCDS回路の第3の容量素 子に蓄積させ、(3) 第1および第2の期間の後の第3の 期間に、CDS回路の第2.および第3の容量素子それぞ れに蓄積されている電荷量の差分を差分演算回路に演算 させて、その差分に応じた電圧信号を差分演算回路から 出力させる、ことを特徴とする。

【0011】との場合には、タイミング制御回路による 制御の下に、第1の期間に、受光素子がスポット光成分 および背景光成分を受光したときに積分回路が出力した 電圧信号の変化量に応じた第1の電荷量がCDS回路の 第2の容量素子に蓄積される。また、第2の期間に、受 光素子が背景光成分を受光したときに積分回路が出力し た電圧信号の変化量に応じた第2の電荷量がCDS回路 の第3の容量素子に蓄積される。そして、第3の期間 に、CDS回路の第2および第3の容量素子それぞれに 蓄積されている電荷量の差分が差分演算回路により求め られて、その差分に応じた電圧信号が差分演算回路から 出力される。との差分演算回路から出力される電圧信号 は、スポット光成分に応じたものとなる。なお、第1お よび第2の期間のうち何れが先であってもよい。

【0012】また、本発明に係る光検出装置は、(1) 受 光素子、積分回路、CDS回路および差分演算回路をN 組(N≥2)備え、(2) N個の差分演算回路それぞれに 対応して設けられ、各差分演算回路から出力される電圧 信号を保持して出力するN個のホールド回路を更に備 え、また、(3) N個のホールド回路それぞれから出力さ れる電圧信号を順次に入力し、その電圧信号をデジタル 信号に変換して、そのデジタル信号を出力するA/D変 換回路を更に備える、ことを特徴とする。この場合に は、受光素子、積分回路、CDS回路、差分演算回路お よびホールド回路がN組備えられている。各組の差分演 算回路から出力される電圧信号は、ホールド回路により 保持される。そして、A/D変換回路では、N個のホー ルド回路それぞれから出力される電圧信号が順次に入力 され、その電圧信号がデジタル信号に変換されて、その デジタル信号が出力される。すなわち、1次元像または 2次元像が撮像されて、その撮像結果がデジタル信号と して出力される、また、本発明に係る光検出装置は、N 【0010】また、本発明に係る光検出装置は、積分回 50 個の差分演算回路またはホールド回路それぞれから出力



される電圧信号の最大値を検出する最大値検出回路を更に備え、A/D変換回路は、最大値検出回路により検出された最大値に基づいてA/D変換レンジを設定する、ことを特徴とする。この場合には、最大値検出回路により、N個の差分演算回路またはホールド回路それぞれから出力される電圧信号の最大値が検出される。そして、A/D変換回路では、最大値検出回路により検出された最大値に基づいてA/D変換レンジが設定される。

[0013]

【発明の実施の形態】以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、Nは2以上の整数であり、添え字nは特に明示しない限り1からNまでの任意の整数を示すものとする。

【0014】先ず、本発明に係る光検出装置の実施形態 について、図1~図8を用いて説明する。図1は本実施 形態に係る光検出装置の全体の概略構成図である。本実 施形態に係る光検出装置は、N個のユニット1001~ 100 、最大値検出回路200、タイミング制御回路 300、A/D変換回路400ならびにシフトレジスタ 500を備えて構成されている。各ユニット100 。は、フォトダイオードPD、積分回路10、CDS回 路20、差分演算回路30、ホールド回路40およびス イッチ素子SW,を含む。各ユニット100,の積分回路 10は互いに同様の構成であり、各ユニット100。の CDS回路20は互いに同様の構成であり、各ユニット 100。の差分演算回路30は互いに同様の構成であ り、また、各ユニット100。のホールド回路40は互 いに同様の構成である。したがって、N個のユニット1 00,~100,は互いに同様の構成である。

【0015】各ユニット100。のフォトダイオードPDは、アノード端子が接地され、カソード端子が積分回路10の入力端子に接続されている。フォトダイオードPDは、受光した光の光量に応じた電流信号を、アノード端子から積分回路10の入力端子へ出力する。各ユニット100。のフォトダイオードPDは、1次元状または2次元状に配置されており、1次元像または2次元像を受光する。

【0016】図2は本実施形態に係る光検出装置の積分回路10の回路図である。各ユニット100。の積分回路10は、入力端子と出力端子との間に互いに並列にアンプA1、容量素子C1およびスイッチ素子SW1が接続されている。積分回路10は、スイッチ素子SW1が閉じているときには、容量素子C1を放電して初期化する。一方、積分回路10は、スイッチ素子SW1が開いているときには、フォトダイオードPDから入力端子に入力した電荷を容量素子C1に蓄積して、その蓄積された電荷に応じた電圧信号を出力端子から出力する。スイッチ素子SW1は、タイミング制御回路300から出力

されるReset信号に基づいて開閉する。

【0017】図3は本実施形態に係る光検出装置のCDS回路20の回路図である。各ユニット100。のCDS回路20は、入力端子と出力端子との間に順に第1の容量素子C1、およびアンプA、を有している。また、スイッチ素子SW1、互いに縦続接続された第2の容量素子C1、およびスイッチ素子SW1、ならびに、互いに縦続接続された第3の容量素子C1、およびスイッチ素子SW1が、アンプA、の入出力間に互いに並列的に接続されている。容量素子C1、およびC1、それぞれの容量は互いに等しい。

【0018】CDS回路20は、スイッチ素子SW₂₁~ SW,,が閉じているときには、容量素子C,,およびC,, それぞれを放電して初期化する。スイッチ素子S♥ュュお よびSWススが開きスイッチ素子SWススが閉じているとき には、入力端子から容量素子C11を経て入力した第1の 電荷を容量素子C、、に蓄積して、その蓄積された電荷に 応じた電圧信号を出力端子から出力する。スイッチ素子 SW,,およびSW,,が開きスイッチ素子SW,,が閉じて 20 いるときには、入力端子から容量素子C.,を経て入力し た第2の電荷を容量素子C23に蓄積して、その蓄積され た電荷に応じた電圧信号を出力端子から出力する。スイ ッチ素子S♥,,は、タイミング制御回路300から出力 されるClamp1信号に基づいて開閉する。スイッチ素子S W₂,は、タイミング制御回路300から出力されるCSW2 2信号に基づいて開閉する。また、スイッチ素子SW1, は、タイミング制御回路300から出力されるCSW23信 号に基づいて開閉する。

【0019】図4は本実施形態に係る光検出装置の差分 30 演算回路30の回路図である。各ユニット100,の差 分演算回路30は、入力端子と出力端子との間に順にス イッチ素子SW,,、容量素子C,およびアンプA,を有 し、容量素子C,とアンプA,との接続点がスイッチ素子 SW,,を介して接地されている。差分演算回路30は、 スイッチ索子SW,、を閉じているときにスイッチ索子S ₩,,を一定期間だけ閉じることで容量素子C,に電荷Q 1だけ充電し、スイッチ素子SW, を開いているときに スイッチ素子S♥ょれを一定期間だけ閉じることで容量素 子C,から電荷Q2を放電し、このようにして、電荷Q 1と電荷Q2との差分すなわち電荷(Q1-Q2)を容 量素子C, に蓄積して、その蓄積された電荷(Q1-Q 2) に応じた電圧信号をアンプA,から出力する。スイ ッチ素子S♥,,は、タイミング制御回路300から出力 されるSample信号に基づいて開閉する。また、スイッチ 素子S♥ススは、タイミング制御回路300から出力され るClamp2信号に基づいて開閉する。

【0020】図5は本実施形態に係る光検出装置のホールド回路40の回路図である。各ユニット100。のホールド回路40は、入力端子と出力端子との間に順にス50 イッチ素子SW、およびアンプA、を有し、スイッチ素子

SW.とアンプA、との接続点が容量素子C、を介して接 地されている。ホールド回路40は、スイッチ素子SW ₄が閉じているときに差分演算回路30から出力された 電圧信号を容量素子C.に記憶し、スイッチ素子SW.が 開いた後も、容量素子C.の電圧信号を保持して、その 電圧信号をアンプA,を介して出力する。スイッチ素子 SW,は、タイミング制御回路300から出力されるHo1 d信号に基づいて開閉する。各ユニット100。のスイッ チ素子S♥、は、シフトレジスタ500により制御され て順次に開き、ホールド回路40から出力される電圧信 号をA/D変換回路400に順次に入力させる。

【0021】図6は本実施形態に係る光検出装置の最大 値検出回路200の回路図である。最大値検出回路20 Oは、NMOSトランジスタT1~Tw、抵抗器R201~ R、、、および差動アンプA、、、を備える。各トランジスタ T。のソース端子は接地され、各トランジスタT。のドレ イン端子は、抵抗器Rzunを介して電源電圧Vddに接続 されるとともに、抵抗器Rzonを介して差動アンプAzon の反転入力端子に接続されている。各トランジスタT。 のゲート端子は、ユニット100。のホールド回路40 の出力端子と接続されており、ホールド回路40から出 力される電圧信号V。」が入力する。また、差動アンプA 201の反転入力端子と出力端子との間には帰還抵抗器R 203が設けられ、差動アンプA201の非反転入力端子は接 地されている。この最大値検出回路100では、各ユニ ット100。のホールド回路40から出力された電圧信 号V,,がトランジスタT,のゲート端子に入力され、各 電圧信号V』のうちの最大値に応じた電位がトランジス タT,のドレイン端子に現れる。そして、そのドレイン 端子の電位は、抵抗器R101およびR201それぞれの抵抗 30 値の比に応じた増幅率で差動アンプAzonにより増幅さ れ、その増幅された電圧の値が最大電圧値V。。、として 出力端子からA/D変換回路400へ出力される。

【0022】図7は本実施形態に係る光検出装置のA/ D変換回路400の回路図である。A/D変換回路40 0は、最大値検出回路200から出力される最大電圧値 V_{aax}を入力し、との最大電圧値V_{aax}をA/D変換レン ジとする。そして、A/D変換回路400は、各ユニッ ト100。のホールド回路40から出力される電圧信号 V,,をスイッチ素子SW,を介して順次に入力し、その 電圧信号(アナログ信号)をデジタル信号に変換して出 力する。A/D変換回路400は、可変容量積分回路4 10、比較回路A.01、容量制御部420および読み出 し部430を備える。

【0023】可変容量積分回路410は、容量素子C 401、アンプA401、可変容量部C400およびスイッチ素 子SW,01を備える。アンプA,01は、各ユニット100 。のホールド回路40から出力されスイッチ素子S♥,を 介して順次に到達した電圧信号Vajを、容量素子Can を介して反転入力端子に入力する。アンプA.01の非反

転入力端子は接地されている。可変容量部C.ooは、容 量が可変であって制御可能であり、アンプA101の反転 入力端子と出力端子との間に設けられ、入力した電圧信 号に応じて電荷を蓄える。スイッチ素子SW4.01は、ア ンブA、、、の反転入力端子と出力端子との間に設けら れ、開いているときには可変容量部C...。に電荷の蓄積 を行わせ、閉じているときには可変容量部C、。。におけ る電荷蓄積をリセットする。そして、可変容量積分回路 410は、各ユニット100。から順次に出力された電 圧信号V.,を入力し、可変容量部C.。の容量に応じて 積分し、積分した結果である積分信号を出力する。 【0024】比較回路A402は、可変容量積分回路41 0から出力された積分信号を反転入力端子に入力し、最 大値検出回路200から出力された最大電圧値V_{***}を 非反転入力端子に入力し、とれら2つの入力信号の値を 大小比較して、その大小比較の結果である比較結果信号 を出力する。

【0025】容量制御部420は、比較回路A402から 出力された比較結果信号を入力し、この比較結果信号に 基づいて可変容量部C...。の容量を制御する容量指示信 号Cを出力するとともに、この比較結果信号に基づいて 積分信号の値と最大電圧値V.axとが所定の分解能で一 致していると判断した場合に可変容量部C...の容量値 に応じた第1のデジタル信号を出力する。

[0026] 読み出し部430は、容量制御部420か ら出力された第1のデジタル信号を入力し、この第1の デジタル信号に対応する第2のデジタル信号を出力す る。第2のデジタル信号は、第1のデジタル信号の値か ら可変容量積分回路410のオフセット値を除去した値 を示すものである。読み出し部430は、例えば記憶素 子であり、第1のデジタル信号をアドレスとして入力 し、記憶素子のそのアドレスに記憶されているデータを 第2のデジタル信号として出力する。 との第2のデジタ ル信号は、本実施形態に係る光検出装置から出力される 光検出信号となる。

【0027】図8はA/D変換回路400中の可変容量 積分回路410の詳細な回路図である。との図では、1 /2'=1/16の分解能を有するA/D変換機能を備 える回路構成を示し、以下、との回路構成で説明する。 【0028】との図に示すように、可変容量部C 400は、容量素子C411~C414、スイッチ素子SW411~ S₩₁₁ィおよびスイッチ素子S₩₁₂₁~S₩₁₂₄を備え る。容量素子C,11およびスイッチ素子SW,11は、互い に縦続接続されて、アンプA.o.1の反転入力端子と出力 端子との間に設けられており、スイッチ素子S₩ 411は、容量素子C411およびスイッチ素子SW411の接 続点と接地電位との間に設けられている。容量素子C 4.1.およびスイッチ素子SW4.1.は、互いに縦続接続され て、アンプA、oaの反転入力端子と出力端子との間に設 50 けられており、スイッチ素子SW.,,は、容量素子C.,,

およびスイッチ素子SW、、、の接続点と接地電位との間 に設けられている。容量素子C413およびスイッチ素子 SW41,は、互いに縦続接続されて、アンプA401の反転 入力端子と出力端子との間に設けられており、スイッチ 素子S♥。スュは、容量素子C。ュュおよびスイッチ素子S♥ ,,,の接続点と接地電位との間に設けられている。ま た、容量素子C,1,およびスイッチ素子SW,1,は、互い に縦続接続されて、アンプA.o.1の反転入力端子と出力 端子との間に設けられており、スイッチ素子SW 4.は、容量素子C.1.およびスイッチ素子SW.1.の接 続点と接地電位との間に設けられている。

【0029】スイッチ素子S♥4,1~S♥4,4それぞれ は、容量制御部420から出力された容量指示信号Cの うちC11~C14に基づいて開閉する。スイッチ素子 S₩411~S₩414それぞれは、容量制御部420から出 力された容量指示信号CのうちC21~C24に基づい て開閉する。また、容量素子C411~C414の容量値をC *11~C*14で表すとすれば、これらは、

【0030】次に、本実施形態に係る光検出装置の動作 について説明する。図9は、本実施形態に係る光検出装 置の動作を説明するためのタイミングチャートである。 なお、以下では、本実施形態に係る光検出装置が発光ダ イオード等の投光手段(図示せず)とともにバッシブ測 距装置を構成する場合について説明する。すなわち、以 下に説明する動作は、背景光成分を除去して、発光ダイ オードから被写体に投光されたスポット光成分(信号光 成分) のみについての光検出信号を出力するものであ る。

【0031】時刻t₁に、Reset信号が論理Hとなること により、積分回路10のスイッチ素子SW,が閉じて、 容量素子C₁が放電され初期化される。また、Clamp1信 号も論理Hとなることにより、CDS回路20のスイッ チ素子SW11が閉じて、CDS回路20におけるCDS 動作が停止される。

【0032】時刻tぇに、Reset信号が論理しとなること により、積分回路10のスイッチ素子S♥,が開く。そ して、時刻 t z 以降、フォトダイオードPDから出力さ れた電荷が容量素子C1に蓄積されていき、積分回路1 0の出力端子から出力される電圧信号は次第に大きくな っていく。この時刻 tzでは、Clamp1信号は論理Hのま まであり、CDS回路20のスイッチ素子S♥ュュは閉じ たままである。また、時刻 t 2 では、CSW22信号およびCS W23信号それぞれは論理しであり、CDS回路20のス イッチ素子S♥、、なよびS♥、、それぞれは開いている。 【0033】時刻 t, に、Clamp1信号が論理しとなるこ とにより、CDS回路20のスイッチ素子SW₁₁が開 き、また、CSW22信号が論理Hとなることにより、CD

S回路20のスイッチ素子S♥ススが閉じる。そして、時 刻t,から一定時間T経過後の時刻t,に、Clamp1信号が 論理Hとなることにより、CDS回路20のスイッチ素 子SW₂₁が閉じ、また、CSW22信号が論理しとなること により、CDS回路20のスイッチ素子SW,,が開く。 【0034】時刻t、~t、の期間では、発光ダイオード から被写体にスポット光が投光されている。したがっ て、発光ダイオードから投光され被写体により反射され たスポット光成分および背景光成分の双方がフォトダイ 10 オードPDに入射して、それによって発生した電流信号 がフォトダイオードPDから出力される。そして、その 電流信号を入力した積分回路10では、容量素子C,に 電荷が蓄積され、その蓄積された電荷の量に応じた電圧 信号が積分回路10から出力される。また、時刻t,~ t.の期間(第1の期間)では、積分回路10の出力端 子から出力される電圧信号がCDS回路20に入力し て、時刻は、以降の入力電圧信号の変化分に相当する電 荷が容量素子C、、に蓄積され、その蓄積された電荷の量 に応じた電圧信号がCDS回路20から出力される。し 20 たがって、時刻 t にCDS回路20から出力される電 圧信号は、時刻 t, および時刻 t, それぞれに積分回路 1 0から出力される電圧信号の差に相当する電圧値V.,,と なり、積分回路10にて生じるノイズ成分が除去された ものとなる。

【0035】時刻t, に、Reset信号が論理Hとなること により、積分回路10のスイッチ素子SW,が閉じて、 容量素子C,が放電され初期化される。また、Clamp1信 号も論理Hとなることにより、CDS回路20のスイッ チ素子SW11が閉じて、CDS回路20におけるCDS 30 動作が停止される。

【0036】時刻 t, に、Reset信号が論理しとなること により、積分回路10のスイッチ素子SW₁が開く。そ して、時刻t,以降、フォトダイオードPDから出力さ れた電荷が容量素子C,に蓄積されていき、積分回路1 0の出力端子から出力される電圧信号は次第に大きくな っていく。この時刻t,では、Clamp1信号は論理Hのま まであり、CDS回路20のスイッチ素子SW₁₁は閉じ たままである。また、時刻 t,では、CSM22信号およびCS W23信号それぞれは論理しであり、CDS回路20のス 40 イッチ素子SW,,およびSW,,それぞれは開いている。 【0037】時刻t。に、Clamp1信号が論理しとなるこ とにより、CDS回路20のスイッチ素子SW.,が開 き、また、CSW23信号が論理Hとなることにより、CD S回路20のスイッチ素子S♥,,が閉じる。そして、時 刻t。から一定時間T経過後の時刻t,に、Clamp1信号が 論理Hとなることにより、CDS回路20のスイッチ素 子SW₂₁が閉じ、また、CSW23信号が論理しとなること により、CDS回路20のスイッチ素子S♥ょ」が開く。 【0038】時刻t,~t,の期間では、発光ダイオード 50 から被写体にスポット光が投光されていない。したがっ

て、背景光成分のみがフォトダイオードPDに入射して、それによって発生した電流信号がフォトダイオードPDから出力される。そして、その電流信号を入力した積分回路10では、容量素子C,に電荷が蓄積され、その蓄積された電荷の量に応じた電圧信号が積分回路10から出力される。また、時刻t。~t,の期間(第2の期間)では、積分回路10の出力端子から出力される電圧信号がCDS回路20に入力して、時刻t。以降の入力電圧信号の変化分に相当する電荷が容量素子C,に蓄積され、その蓄積された電荷の量に応じた電圧信号がCD10S回路20から出力される。したがって、時刻t,にCDS回路20から出力される。したがって、時刻t,にCDS回路20から出力される電圧信号は、時刻t。および時刻t,それぞれに積分回路10から出力される電圧信号の差に相当する電圧値V。となり、積分回路10にて生じるノイズ成分が除去されたものとなる。

11

【0039】時刻t,以降では、CDS回路20の容量素子C,」に蓄積されている電荷は、スポット光成分と背景光成分とを加算したものに相当するものであり、CDS回路20の容量素子C,」、に蓄積されている電荷は、背景光成分のみに相当するものである。また、時刻t,~t,までの期間(第1の期間)と時刻t。~t,までの期間(第2の期間)とは互いに等しい時間Tであり、容量素子C,」およびC,」それぞれの容量は互いに等しいので、電圧値 $V_{n,1}$ は、スポット光成分と背景光成分とを加算したものに相当するものであり、電圧値 $V_{n,2}$ は、スポット光成分のみに相当するものであり、したがって、これら間の電圧差 $\Delta V_n = (V_{n,1} - V_{n,2})$ は、スポット光成分のみに相当するものである。そこで、時刻t。以降では、この電圧差 ΔV_n が差分演算回路30により以下のようにして求められる。

【0040】時刻t,以降(第3の期間)、Reset信号は 論理Hであり、積分回路10のスイッチ素子SW,が閉 じて、容量素子C,が放電され初期化状態が維持され る。また、Clamp1信号は論理Lであり、CDS回路20 のスイッチ素子SW,が開いたままである。

【0041】時刻t。~時刻t。の期間に、CSW22信号は論理Hであり、CDS回路20のスイッチ素子SW.は閉じる。Sample信号は論理Hであり、差分演算回路30のスイッチ素子SW.は閉じる。このとき、Clamp2信号は論理Hであり、差分演算回路30のスイッチ素子SW.は閉じている。この期間にCDS回路20の出力端子から出力される電圧信号は、容量素子C.に蓄積された電荷の量に応じた電圧値V.であり、この電圧値V.が差分演算回路30の容量素子C.に保持される。

【0042】時刻 t.o~時刻 t.iの期間に、CSW23信号は論理Hであり、CDS回路20のスイッチ素子SW., おC.oのスは閉じる。Sample信号は論理Hであり、差分演算回路3 ののスイッチ素子SW,は閉じる。このとき、Clamp2信 参照)。この号は論理Lであり、差分演算回路30のスイッチ素子S なり、可変容W,は開いている。この期間にCDS回路20の出力端 50 の値V,は、

子から出力される電圧信号は、容量素子Czzに蓄積され た電荷の量に応じた電圧値V‥である。このとき、差分 演算回路30のスイッチ素子SW,2は開いているので、 差分演算回路30の容量素子C,には、電圧値V.,と電 圧値 V_a , との差 ΔV_a が保持される。この電圧値 ΔV_a 。は、スポット光成分のみに相当するものである。 【0043】そして、Hold信号が論理Hとなり、ホール ド回路40のスイッチ素子SW₄が閉じると、差分演算 回路30の容量素子C」に保持されている電圧値△V "は、差分演算回路30のアンプA,およびホールド回路 40のスイッチ素子SW₄を経て、ホールド回路40の 容量素子C. に保持される。そして、時刻t.,にHold信 号が論理しとなってスイッチ素子S♥↓が開いた後も、 ホールド回路40の容量素子C. に保持された電圧値A V。は、アンプA。から電圧信号V。」として出力される。 【0044】各ユニット100,のホールド回路40か ら出力された電圧信号V.,は、最大値検出回路200k 入力して最大電圧値V。。、が検出される。また、各ユニ ット100。のスイッチ素子SW,がシフトレジスタ50 20 0により順次に閉じられて、各ユニット100。のホー ルド回路40から出力された電圧信号V,,はA/D変換 回路400に順次に入力する。

【0045】続いて、図10を用いて、A/D変換回路400の動作を説明する。時刻t,,においては、可変容量積分回路410のスイッチ素子SW,,,は閉じられ、可変容量積分回路410はリセット状態とされている。また、可変容量積分回路410のスイッチ素子SW,,,~こ、SW,,,それぞれが閉じられ、スイッチ素子SW,,,~。SW,,,それぞれが閉じられて、可変容量部C,,,の容量 値がC,に設定されている。

【0046】そして、時刻 t.1以降の或る時刻に、A/D変換回路400のスイッチ素子SW.01が開かれ、第1番目のユニット1001のスイッチ素子SW.が閉じられる。ユニット1001のホールド回路40から出力された電圧信号V.1は、スイッチ素子SW.を介して、A/D変換回路400の可変容量積分回路410に入力する。可変容量積分回路410の容量素子C.01に電圧信号V.1が入力すると、その電圧信号V.1の値と可変容量部C.00容量値C.0とに応じた電荷Qが可変容量部C.00に流入する(図10(a)参照)。このとき、可変容量積分回路410から出力される積分信号の値V.1は

V,,=V,,=Q/C。 …(2) なる式で表される。

【0047】引き続き、容量制御部420は、可変容量 部C400のスイッチ素子SW412~SW414を開いた後、 スイッチ素子SW422~SW424を閉じる(図10(b) 参照)。この結果、可変容量部C400の容量値はC411と なり、可変容量積分回路410から出力される積分信号 の値V16は、

 $V_{i,b} = Q/C_{i,1} \cdots (3)$

となる。この積分信号は、比較回路A、oxに入力し、そ の値が最大電圧値Vュュxと大小比較される。

13

【0048】もし、V,,,>V,,,であれば、この比較結 果を受けて容量制御部420は、さらに、可変容量部C 400のスイッチ素子SW432を開いた後に、スイッチ素子 S₩411を閉じる(図10(c)参照)。この結果、可 変容量部C400の容量値はC411+C411となり、可変容 量積分回路410から出力される積分信号の値V,は、 $V_{11} = Q / (C_{11} + C_{11})$... (4) となる。との積分信号は、比較回路Aィ。スに入力し、そ の値が最大電圧値V。こと大小比較される。

【0049】また、Vょ。<Vュュ、であれば、この比較結 果を受けて容量制御部420は、さらに、可変容量部C 400のスイッチ素子SW411およびSW421を開いた後 に、スイッチ素子S♥412およびS♥421を閉じる(図1 0 (d) 参照)。この結果、可変容量部C400の容量値 はC412となり、可変容量積分回路410から出力され る積分信号の値V。は、

 $V_{*d} = Q/C_{*12} \cdots (5)$

となる。この積分信号は、比較回路A.o.に入力し、そ の値が最大電圧値V...と大小比較される。

【0050】以後、同様にして、可変容量積分回路41 0、比較回路A402および容量制御部420からなるフ ィードバックループにより、積分信号の値と基準電位V ***とが所定の分解能で一致していると容量制御部42 Oにより判断されるまで、可変容量部C...の容量値の 設定、および、積分信号の値と最大電圧値Valaとの大 小比較を繰り返す。容量制御部420は、このようにし て可変容量部C400の容量素子C411~C414の全てにつ いて容量制御を終了すると、可変容量部C.。。の最終的 な容量値に応じたデジタル信号を読み出し部430へ向 けて出力する。

【0051】読み出し部430では、容量制御部420 から出力されたデジタル信号をアドレスとして入力し、 記憶素子のそのアドレスに記憶されているデジタルデー タを、本実施形態に係る光検出装置の光検出信号として 出力する。以上のようにして、第1番目のユニット10 O₁のフォトダイオードPDが受光したスポット光の光 量に応じた電圧信号V11は、A/D変換回路400によ りデジタル信号に変換され、そのデジタル信号が光検出 信号として出力される。以降同様にして、第2番目以降 のユニット100。のフォトダイオードPDが受光した スポット光の光量に応じた電圧信号V。」は、A/D変換 回路400によりデジタル信号に変換され、そのデジタ ル信号が光検出信号として順次に出力される。

【0052】可変容量積分回路410に入力する各電圧 信号V。の最大値が最大電圧値V。。であり、可変容量 部C、。の容量値の最大値がC。であることから、上記 (2)式より、可変容量部C₄₀₀に流入する電荷Qの最大値 50 おける差分演算回路30に替えて用いられるものであ

はV。x、C。である。そして、或る第n番目の電圧信号 V.,が最大電圧値V.,,であるときには、可変容量部C. 。。のスイッチ素子SW、、、、~SW、、、の全てが閉じられて 可変容量部C、。。の容量値はC。となる。一方、他の或る 第n番目の電圧信号V.,が最大電圧値V...より小さい 値であるときには、可変容量部C.ooに流入する電荷Q はVaar・C。より小さいので、可変容量部Caaaのスイ ッチ素子S♥・11~S♥・14のうち何れかが開くことによ り、可変容量積分回路410から出力される積分信号は 10 最大電圧値V_{***}と等しくなる。

【0053】以上のように、最大値検出回路200から 出力され比較回路A、、、に入力される最大電圧値V ____は、A / D変換回路400が飽和することなくA / D変換することができる電圧信号V。この最大値すなわち A/D変換レンジを規定している。しかも、A/D変換 回路400に入力する各電圧信号V.,のうち何れかの値 は必ず最大電圧値V。。であるから、上記A/D変換レ ンジの全ての範囲を有効に活用することができる。すな わち、本実施形態に係る光検出装置は、受光量が大きく 20 ても飽和することなく、且つ、受光量が小さくてもA/ D変換の分解能が優れたものとなる。

【0054】また、光検出装置が測距装置に用いられる 場合のように、スポット光成分および背景光成分の撮像 結果から背景光成分の撮像結果を差し引くことによりス ポット光成分のみの像を得る場合であって、フォトダイ オードPDが受光する光のうちスポット光成分に比べて 背景光成分が大きい場合であっても、その差し引いた結 果として得られるスポット光成分に基づいてA/D変換 回路400から出力されるデジタル信号は、分解能が優 30 れたものとなる。

【0055】さらに、本実施形態では、スポット光成分 および背景光成分の双方がフォトダイオードPDにより 受光されているときに、一定時間Tにおける積分回路 1 Oから出力される電圧信号の変動分V。」がCDS回路2 0の容量素子Cxxに保持される。また、背景光成分のみ がフォトダイオードPDにより受光されているときに、 一定時間Tにおける積分回路10から出力される電圧信 号の変動分V,,がCDS回路20の容量素子C,,に保持 される。そして、その後に、電圧値V。、と電圧値V。、と の差に相当する電圧信号V,,が、差分演算回路30によ り求められ、ホールド回路40から出力される。したが って、CDS回路20から出力される電圧値V.,および 電圧値Vススや、ホールド回路40から出力される電圧信 号V。」は、積分回路10にて生じるノイズ成分が除去さ れたものとなる。

【0056】次に、本発明に係る光検出装置における差 分演算回路の他の実施形態について説明する。図11 は、他の実施形態に係る光検出装置の差分演算回路30 Aの回路図である。との差分演算回路30Aは、図1に

る。各ユニット100,の差分演算回路30Aは、入力 端子と出力端子との間に順にスイッチ素子S♥,1、容量 素子C,,およびアンプA,を有し、また、スイッチ素子 SW.,および容量素子C.,がアンプA,の入出力間に互 いに並列的に接続されている。この図11に示す差分演 算回路30Aは、図3に示したものと略同様に動作す る。すなわち、この差分演算回路30Aは、スイッチ素 子SW,,を閉じているときにスイッチ素子SW,,を一定 期間だけ閉じることで、CDS回路20から容量素子C 」、を経て流入した電荷Q1だけ容量素子C」、に充電す る。そして、スイッチ素子S♥,,を開いているときにス イッチ素子S♥」、を一定期間だけ閉じることで、CDS 回路20から容量素子C,,を経て流入した電荷Q2だけ 容量素子C」、から放電する。とのようにして、電荷Q1 と電荷Q2との差分すなわち電荷(Q1-Q2)を容量 素子C』、に蓄積して、その蓄積された電荷(Q1-Q 2) に応じた電圧信号をアンプA,から出力する。スイ ッチ素子SW,,は、タイミング制御回路300から出力 されるSample信号に基づいて開閉する。また、スイッチ 素子S♥₃ぇは、タイミング制御回路300から出力され 20 るClamp2信号に基づいて開閉する。

15

【0057】本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、A/D変換回路400を設けることなく、各ユニット100。のホールド回路40から電圧信号V。,を光検出回路の出力信号として順次に出力してもよい。

【0058】また、上記実施形態では、2以上のフォトダイオードを有する光検出装置すなわち撮像装置について説明したが、1つのフォトダイオードを有する光検出装置にも本発明を適用することができる。この場合には、フォトダイオードPD、積分回路10、CDS回路20および差分演算回路30(または30A)を1組だけ備えれば充分であり、同様にしてS/N比が優れたものとたる

【0059】また、上記実施形態では、各ユニット100。のホールド回路40から出力される電圧信号 V_n 。のうちの最大値を最大値検出回路200により検出したが、各ユニット100。の差分演算回路30(または30A)から出力される電圧信号のうちの最大値を最大値検出回路200により検出してもよい。

[0060]

【発明の効果】以上、詳細に説明したとおり、本発明によれば、受光した光の光量に応じた電流信号が受光素子から出力され、積分回路では、受光素子から出力された電流信号に応じて電荷が蓄積されて、その蓄積された電荷の量に応じた電圧信号が出力される。CDS回路では、積分回路から出力される電圧信号が第1の容量素子に入力し、スイッチ手段により選択された第2および第3の容量素子のうち何れか一方に、その入力した電圧信号の変化量に応じた電荷量が蓄積される。そして、差分50

演算回路では、CDS回路の第2および第3の容量素子 それぞれに蓄積されている電荷量の差分が求められ、そ の差分に応じた電圧信号が出力される。

【0061】したがって、積分回路が各積分動作毎に異なるノイズばらつきを有していても、CDS回路によりノイズ誤差が解消される。また、第1の期間に、CDS回路の第2および第3の容量素子のうち一方にスポット光成分(信号光成分)および背景光成分に応じた電荷が蓄積され、第2の期間に、他方に背景光成分に応じた電荷が蓄積され、そして、第3の期間に両者の差分が差分演算回路で求められるので、差分演算回路から出力される電圧信号は、スポット光成分(信号光成分)のみに応じたものである。このように、受光素子が受光する光の光量すなわち上記電圧信号の値が小さい場合であっても、光検出のS/N比は優れたものとなる。

【0062】さらに、発光ダイオード等の投光手段の発光タイミングの都合により、積分回路への電荷の蓄積の順序を変更しなければばらない場合、すなわち、上記第1の期間および上記第2の期間を変更しなければばらない場合、従来技術では、積分回路に続く回路系が固定されて片極性しか動作が許されないことから、このような変更は不可能であった。しかし、本発明によれば、CDS回路の第2および第3の容量素子は互いに独立に取り出すことができる。すなわち、本発明によれば、上記第1の期間および上記第2の期間を容易に変更することができる。

【0063】また、受光素子、積分回路、CDS回路、差分演算回路およびホールド回路がN組備えられ、各組の差分演算回路から出力される電圧信号がホールド回路により保持され、そして、A/D変換回路では、N個のホールド回路それぞれから出力される電圧信号が順次に入力され、その電圧信号がデジタル信号に変換されて、そのデジタル信号が出力される。この場合には、1次元像または2次元像が撮像されて、その撮像結果がデジタル信号として出力される、また、最大値検出回路により、N個の差分演算回路またはホールド回路それぞれから出力される電圧信号の最大値が検出され、A/D変換回路では、最大値検出回路により検出された最大値に基づいてA/D変換レンジが設定される場合には、受光量が大きくても飽和することなく、受光量が小さくても分解能が優れたものとなる。

【図面の簡単な説明】

【図1】本実施形態に係る光検出装置の全体の概略構成 図である。

【図2】本実施形態に係る光検出装置の積分回路の回路 図である。

【図3】本実施形態に係る光検出装置のCDS回路の回路図である。

) 【図4】本実施形態に係る光検出装置の差分演算回路の

回路図である。

【図5】本実施形態に係る光検出装置のホールド回路の 回路図である。

17

【図6】本実施形態に係る光検出装置の最大値検出回路 の回路図である。

【図7】本実施形態に係る光検出装置のA/D変換回路の回路図である。

【図8】A/D変換回路中の可変容量積分回路の詳細な回路図である。

【図9】本実施形態に係る光検出装置の動作を説明する*10 トレジスタ。

* ためのタイミングチャートである。

【図10】A/D変換回路の動作を説明する図である。

【図11】他の実施形態に係る光検出装置の差分演算回路の回路図である。

【符号の説明】

PD…フォトダイオード(受光素子)、10…積分回路、20…CDS回路、30…差分演算回路、40…ホールド回路、200…最大値検出回路、300…タイミング制御回路、400…A/D変換回路、500…シフ

【図1】

